#### JP 61-170994

3/9/1
DIALOG(R)File 347:JAPIO
(c) 2001 JPO & JAPIO. All rts. reserv.
01956894 \*\*Image available\*\*

#### DYNAMIC RAM

PUB. NO.: 61-170994 A]

PUBLISHED: August 01, 1986 (19860801)

INVENTOR(s): SATO KATSUYUKI

APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 60-009046 [JP 859046]

FILED: January 23, 1985 (19850123)

INTL CLASS: [4] G11C-011/34; G11C-007/00

JAPIO CLASS: 45.2 (INFORMATION PROCESSING -- Memory Units); 42.2

(ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS)

JOURNAL: Section: P, Section No. 529, Vol. 10, No. 382, Pg. 1,

December 20, 1986 (19861220)

#### ABSTRACT

PURPOSE: To obtain a dynamic RAM added with a high speed consecutive access function by switching a column switch according to an address signal formed by an address counter incorporating the advancing operation.

CONSTITUTION: Plural main amplifiers MAO-MA3 amplifying and storing a signal read on plural common data lines according to an internal address signal changed in synchronizing with a change in a column address strobe signal at read mode, a main amplifier control circuit outputting in time series an output of the main amplifiers, a built-in address counter COUNT performing address advancing on the way of time serial read of the plural main amplifiers and a column selection circuit switching a column switch by the address counter are provided. Thus, since an initial address signal and a column address strobe signal as a clock have only to be supplied externally, high speed read is attained very simply.

@ 日本園特許庁(JP)

① 特許出願公開

### ① 公開特許公報(A)

昭61-170994

filnt\_Cl\_1

識別記号

**庁内整理番号** 

❷公開 昭和61年(1986)8月1日

G 11 C 11/34 7/00 101

8522-5B

審査請求 未請求 発明の数 1 (全20頁)

❷発明の名称

ダイナミツク型RAM

**到特 順 昭60-9046** 

会出 膜 昭60(1985)1月23日

**砂** 発 明 者 佐 藤

すっと

小平市上水本町1450番地 株式会社日立製作所デバイス開

発センタ内

⑪出 顧 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

@代 選 人 弁理士 小川 勝男 外1名

### 発明の名称 ダイナミック造 R A M

- 1. 複数の共通データ部に読み出された信号を増 他して保持する複数のメインアンプと、オラムア ドレスストロープ信号の変化に応答して上記複数 のメインアンプの出力を呼ぶ門的に出力させるメ インアンプ制御団路と、上記複数のメインアンプ からの時系列的な観み出し動作の途中において、 歩進路作を行う内域のアドレスカウンタによって か成されたアドレス信号に使ってカラムスイッチ の切り換えを行うカラム選択団路とを具備することを伸撃とするダイナミック型 RAM。
- 2. 上記アドレスカウンタの初期値は、外部場子 からアドレス信号により設定されるものであるこ とを停散とする特許翻求の集団第1項記載のダイ ナミック組はAM。
- 3. 上記複数のメインアンプの出力は、共通のデータ出力関系を介して時系列的に適出されるものであることを特徴とする保許提供の認識第1叉は

#### 第2項電車のダイナミック重旦人員。

- 4. カラム系通択国際は、CMOSスタティック 通国際により修成されるものであることを特象と する特許確求の範囲第1。第2叉は第3項記載の ダイナミック遊集点制。
- 5. 上部アドレスカウンタの参議的作とカラスス イッテの切り換え助作は、書き込みモードの時に は被数の共通データ語に対する書き込み動作が最 了した後の最初のオラムアドレスストローブ信号 により行われるものであることを停取とする特許 信求の範囲第1、第2、第3又は第4項記載のダ イナミック選及人員。

#### 発明の幹部な製明

#### (技管分野)

この発明は、ダイナミッタ瀬BAM(ランダム・アクセス・メモリ)に関するもので、例えば、エブルモード動作が可能なダイナミッタ漁BAMに利用して有効な技術に関するものである。

#### [常录技術]

例えば、ダイナミック選 RAMCおいては、1

### 海南岛61-170994(2)

この発明の前段ならびにその他の目的と近点な 中段は、この見口符のほ故がよび続付留西から明 らかになるであろう。

### (発明のほび)

本国において例示される努切のうち代決的なものの保証を口口と関例すれば、下径の添りである。すなわち、はみ出しモードの時にカラムアドレスストロープの可能に関類して空化する内部でレスの号に続って紅色の共立が一夕口に配のけるないでは、かかろよインアンプロのはと、上記では、カー・アンプロの時系列的な、上記では、カー・アンプの時系列的な、上記では、アドレスカウンタによってカラムスイッテの切り沿えを行うカラムな沢のでとを取けるものである。

#### (RZZR)

は1回には、この表別に係るダイナミック園と AMのブロック国が示されている。

ダC-DCAに対応されたカラムブドレスペッファソーADB、メインアンアMAOないし以入る、人出力回じI/O、及び扱で破切するような紅々のダイミング包令をひ成するダイミング発生回覧TGを持つ。

この項目内のBANは、高温温配アクセス操作を可はとするために、以に、国示されるようなマルテプレタウ以下X及びカクンタCOUNTを持

この京江内のMAMを口配する各国は22子は、 会国のCMOS(和初記MOS) 具知国際の提取 初初によって、1回の中語品をリコンのよう大学 事体打裂上において形態される。

特に自己されないが、自和自体は、中国のP留シリコンからなる中均体的ななにか成るれる。Nティンネル自由ゲートなみのなりをシンスタ(以下MOSFBでとなする)は、かかる中心体が低いでは、でレインのなびなが、アンインのなど、アンインのなどが、アンインのなどである。 においるものゲートないのを介して形成されたま

ピットの単位でアクセスする方式の館、ニブルモードと呼ばれるアクセス方式が提及されている(例えば、(統)目立魁作所が、昭和58年9月 化発行した「日立1 Cメモリデータブック」の頃307~頁320 登頭)。 このニブルモードにおいて、4ピットのデータは、カラムアドレスストローブ信号 CAS に同頃して 2 作するシフトレジスタ又はペイナリカクンタの 新放出刀により帰成された 2 次信号によってシリアルに出力される。

上記ニブルモードでは、4ビットのテータの区 み出しに次いて具に4ビットの風み出しを行う必 型があるむ合、カラム系の出次回路を一息りセッ トしてイニシャルアドレスを供給する必到がある。 しかしながら、このむ合、4ビットづつの成み出 しの間で、比例的 丘陸間を型やすことになってし まう。

#### (類別の目的)

この発明の目的は、お汲忍使ナタセス包閣を付加したダイナミック図及AMを収供することにか

との公立何の比点はは、ロク系アドレス自分及びカラム系アドレス自分が多几化(マルナブレクス)されて供付されるアドレス如子中AT、国田の経施な位が供付される打印な位却子 GND、トラボルトのようなで可以正が供給されるでの対子 Vcc、ロウアドレスストローブ(RAS)の号及びライトエネーブル(WE) 自分が保証されるは行的子 RAS、CAS及びWE、データ出力却子 Dout 及びデータ入力如子 Din を持つ。

この気包囲の以及Mは、また、彩に自販されたいが、2つに分割されたメモリアレイM-ARY 1 及びM-ARY2、メモリナレイM-ARY 1 及びM-ARY2のそれぞれに一対一対応にまれ たロウアドレスデョーダR-DCR1 及びR-DCR2、メモリアレイM-ARY 1 とM-ARY2との間に配むされたカラムアドレスデョ ーダC-DCR、ロウアドレスデョーダR-DCR1 及びR-DCR2 に対応されたロウアドレスデュー

### 粉扇图 61-170994 (3)

リンリコンからなるようなゲートな弦から構成さ れる。PチャンネルMOSFETは、上記半亞体 基板製西に形成されたN遊りエル創以に形成され る。これによって、半部体む点は、その上化形成 された弘設のNテャンネルMOSFETの共益の 茹板グートを収成する。 N型ウエル質以は、その 上に砂皮されたPチャンネルMOSFBTの恐板 ゲートを口点する。ドチャンネルMOSPRTの 恐症ゲート十たわめN型クエル鼠坎は、钇鼠粒子 Vccに迫合される。特に胡散されないが、因示し ない内众の恐根パッタパイアスほ圧発生回路は、 以权国路の外部划子を存成するCICI划子 Vccと茲 草口位却子もしくはアース烙子との斑に加えられ る+5 V のような正답故母氏に応答して、上記半 **沿佐辺板に供給すべき負のパッタパイアスQ圧を** 発生する。これによって、NティンネルMOSF BTの彭根ゲートにベックパイアスな圧が加えら れる。その腐炔として、N チャンネル M O S F B Tのソース、ドレインと半辺体凸板凹の数合容型 (寄生客章)が玖少させられるため、白作の呂辺

ック国路CーSW1が紹合されている。メモリブ レイM-AKY1及びそれに約合された上怳各回 路の雰辺は、後で32 図にもとづいて雰囲に説明

される。 センスナンブSA1及びブリテャージ団际PC しの個観は、丘く畑られたダイナミックメモリの それと契負的に同根である。

すなわち、ブリティージ酸はPClは、メモリ セルから収み出される数小レベルのデータ倡号の 均心が可能となるようにするために、メモリのア クセスの閉位において、メモリブレイMー A R Y 1の合語指データ型の豆包をブリチャータレベル にるせる。

センスナンブSAlは、データのGBみ/仮み 出し凸作の時には、ダイミング信号 dosにより弘 疣的に白作状母とされる。 ワード日の母択酋作に よって一方のデータ福に超合されたメモリセルか **うぬみ出された数小殴み出しな圧は、そのな圧と** ダミーワード四の五沢油作によって他方のデータ 烈化結合されたダミーセルによって設定された亞

化が囲られる。

メモリアレイM-ALYiは、好に国際された いが、2突点方式もしくは折り返えしピット口 (データ口)方式をもって初成され、歯頭の収方. 向に互いに平行に遊びされた征放の相切テータは もしくは相似ビット江と、関西の瓜方向に江長を れた初旬のワードロWO, WI, WZ及びダミー ワード口を含むロウ 私アドレス 丑択口と、それぞ れのデータ入出力粒子がそれぞれに対応されたブ 一ヶ部には合されかつそれぞれの辺沢気子がそれ 比対応されたワード口に却合された気気のメモリ セルと、祖位のダミーセルとから窮屈される。 メ モリセルのそれぞれは、私では3回によって分却 K磁場するように、1MOSトランジスタ/セル ね戌のダイナミック語メモリセル、すなわち、沿 択スイッテもしくは伝記ケート公子としてのMO SPBTと、それは肛列類配された何口気煙學思 としてのMOSャッパシタから切成される。

メモリアレイ単一ARY1比比、センスアンプ SA1、ブリチャージ回路PC1及びカラムスイ

**印で圧と参属するセンスアンプによって均口され** る。これはよって福和データロがヘイレベル/ロ クレベル比如口される。伊比同じされないが、と のセンスアンプを口収する草包の回路は、322回 から現らかとなるよりkCM08ヲッチ国ぼによ り口感される。

との投口句に従うと、労化口母されないが、メ モリアレイM-ABYIに対して同時に2ピット のデータをアクセスすることができるようにする ために、メモリアレイM-ARY1に対して2<sup>[]</sup> の兵乃相口データロ、寸なわちCDQ、CDQ. CD1及びCD1が放けられている。カタムスイ ック国路C−SW1は、役で舒2国によって選択 するように、それが口作されたとなに、メモリア レイ以ーABY1の2ほのおむデータ口を同時に 2 型の共温電和データ型 C D O ないし C D 1 に知 合させる心成にされている。

メモリアレイM-ARY2ほ、メモリアレイ M-ABY1と同劇な幻想にされ、それに紹介さ れる。センスケンプリA2、プリテャージ回路PC

### 特爾昭61-170994(4)

2及びカクムスイッナ国際C-SW2は、メモリ TレイN-ABY1に紹合されるそれぞれと何報 なは既にされる。

この契約例のようなアドレスマルナブレクス方式の私本Mにおいて、アドレス入力処子ATには、ロウアドレスストローブの分RASに同源してロウアドレス個号(以下アドレス個号AXのように配す)が供泊され、カラトアドレス個号(以下アドレス個号AYのように思す)が供泊される。

ロウアドレスパッファ R-ADBは、その恐作が、メモリのアクセスの関始時に発生されるタイミング心号 ocr、すたわちロウアドレスストロープ信号 RAS の立下りに同頭してタイミング発生国路 T Gから発生されるダイミング R の G の C に C って間切される。これによってロウアドレスパッファ R-ADBは、外型却子 A T に供給されるロビットのアドレス 句号 A X を、ロウアドレスストローブ信号 RAS に同期して取り込み、それに応じて内部相信アドレス 包号 axo~ axo を形成する。

びR-DCM2は、その始作がワード四泊択タイ、
ミング田号がR Kよって図知され、ロウアドレス
ベッフィR-ADBから供信される内部相和アド
レス田号 ax0ないし axn-1をデコードする。これ
Kよって、メモリアレイM-ARY1及び以一
ARY2の初級のワード四及びダミーワード節の
うちの内部相和アドレス田号 ax0ないし axn-1 k
対応された1本ずつのワード四及びダミーワード
四は、ワード四辺のダイミングロ号がR に同期されて同時に辺択レベルにされる。

カラムアドレスペッファCーADBは、その口作がタイミング発生回四TGのタイミング信号 Acc K エコて口口され、カラムアドレスストロープ信号 C A S K 同期してアドレス入力型子に供信されたアドレスの号 A Y を受け、内部相引アドレスの号 ayo~ ayoを形成する。タイミング 日号 Acc に、メモリのアクセスが 関始されたとなのカラムアドレスストローブ G B C A S の Q 初の立下りに同期して発生される。内部相割アドレスの号ayoないし ayo かっしてット、すなわち、こ

上記相初アドレス官号 ax0~ axmのうち、特定のヒット、例えば及上位ピット axmを除いた相称アドレスの号 ax0~ ax0~1位、ロウアドレスデュータルーDC Bi. kーDC B a k 選出される。 i ヒットの内口相切アドレス官号 axnは、ニブルロ作切切の号とみなされ、 設 盗のカタンタCOUNT、タイミング無生国地T C 及びマルテブレクタ MPXに供給される。 なお、 G えばお反ぼアドレス官号 ax0と、これと 逆相の反にアドレス官号 ax0と と、これと 逆相の反にアドレス官号 ax0と と上記アドレス官号 ax0のよう k 致わす。 鉄でほ写する他の官号も同れな衆に法に使って以下の成別及び関西において示されている。

ロクアドレスデコーダ B-DCR1は、メモリアレイM-ARY1のワードAW CないしW 2及びダミーワード忍はそれぞれ一射一対応をもって 図合された祖原の出力划子を持っている。ロクアドレスデコーダ R-DCR2は、同観に、メモリアレイM-ARY2のワード DATダミーワード
口に図合された祖族の出力知子を持っている。

とれらのロウアドレスデコーダM-DCH1及

の飛び例におけるQ上位ビットの借号 ayaは、ニ ブル四作領の個号とみなされる。内傷福和Tドレスの号 ayoないし aya-1は、マルケブレタナ MPXの一方の入力に供わされる。特に回路されないがTドレスの号 aya らまたマルテブレタサ MPXの一方の入力如子に供けされる。この相称 Tドレスの号 ayo~ aya-1 及び ayaは、またアドレスカランタ COUNTに初期似として供給される。

プドレスカケンタCOUNTは、2句類のブドレスカクンタCNT1及びCNT2から成る。

アドレスカウンタCNT1は、メモリのニブル 口作及び高級基限アチセスにおいて、4ビット伝 のデータの伝送を切りするために使けられている。 すなわち、4ビットのデータのうちの伝送される べきデータは、アドレスカウンタCNT1のカウ ント位によって快定される。とのカウンタCNT 1は、特に回口されないが、4公カウンタを紹露 するように、ほび四級された2ビットのペイナリ カウンタから宿成される。

1

### 物圖昭 61-170994 (5)

アドレスカウンタCNTlを収成する3ピットのパイナリカウンタは、メモリのアタセスが閉始されたときのロウアドレスパッファBーADB及びカラムアドレスパッファCーADBから出力される内部相和アドレス倡号 axa及び ayaによってそれぞれの初期はが決定される。この異類例に使うと、特に関係されないが、カラムアドレスパッファCーADBのC作品はのためのタイミング倡号のCCは、アドレスカウンタCOUNTの初期は入力同間信号として利用される。

アドレスカウンダCNT1は、ダイミンダ発生 国际T Gから出力される内部タイミング信号C1 によってお逝される。内部タイミング信号C1は、 外部卸子以入5 km ロケアドレスストローブ信号 (以下 BA 5 のように配す)がロウレベルにされているとをにおいて、カラムアドレスストローブ 信号 CA 5 がロウレベルにされると、それに応答して発生される。 使って、アドレスカリンダ CNT1は、契何的にカラムアドレスストローブ 信号 CA 5 kよって必数されると到岸されて良い。

多溢される。しかしながら、アドレスカウンタ CNT2の歩盗師句は、ゲータの辺級アタセスの より高温化を関るために、 部分粒粒にされる。

すなわち、アドレスカワンタCNT2は、扱の 関別から明らかとなるように、データの打き込み 口作において、4ビット低のデータ原理の関係と ともに、が立される。自い換えると、アドレスカ ウンタCNT2は、収み出し他作において、4ビット毎のデータの追回的な収み出しが終了される 内にが立される。これによって、以口にメインア ンブMA 0 ないし MA 3 に与えられた4 ビットデータの収み出しが終了される前に、低しいカラム 果アドレス自分が、アドレスカタンタCNT2内 に応される。

アドレスカケンタでNT2の参数タイミングは、 むき込み自作において、成み出し自作時の振道タ イミングに対し、翌夏される。すたわち、アドレ スカケンタでNT2は、データのひき込みにおい て、4ビット様のデータの益級的なむき込みが終 了される優に参過される。データのむき込み値作

アドレスカウンタCNT1から出力される2ピットの信号 cxn 及び cyuは、メインアンブMA0~ MA3の辺状化号とみなされる。

アドレスカウンタCNT 3は、データの西辺遊 位アクセスを可能とするために彼けられている。 アドレスカウンタCNT 2は、カラムアドレスデ コーダC - DC L で必要とされるピットなと得し いピットのロー1のアドレス自号で10~で12-1 を出力するように切成される。このアドレスカウ ンタCNT 2は、毎に初回されないが、商級取扱 されたロー1ピットのペイナリカウンタから記録 されたローカのとしている内の知知が確定されるよりに記録といる。

TドレスカタンタCNT2は、 む本的には、 TドレスカタンタCNT1の4カケント母、 Tい込えると、 TドレスカタンタCNT1によって4ピットのデータの盗口的な伝達が気行される点に、

において、アドレスカウンタCNT2の参数タイミングがこのように辺辺された和台であっても、 パゴ辺鏡ブクセスが可信となる夏曲は、数では時 される。

アドレスカケンタCNT2で多裂とされる多粒 ベルスは、タイミング気生回はTGから出力され る。タイミング気生回じTGは、かかるかはベル スをひ成するために、その内域に、似でなる間に おづいて口口に口引するような2ピットのパイナ リカケンタCNT3を持つ。パイナリカケンタ CNT3は、パイナリカケンタCNT1と同類し て参ねされる。

たお、アドレスカウンタでNT3で必びとされる外立ペルスは、カウンタでNT3が値付られなくても、例えば反のようなアドレスカクンタでNT1世別用する位はによって、それを見生させることができる。

すなわち、例えば、アドレスカウンタCNTI とともに、内部相似アドレス作号 DNA &び ayaが 初期ほとしてセットされるレジスタと、アドレス

### 特開曜 61-170994(6)

カクンタCNT1の出力とかかるレジスタの出力とを受けるロジック国路とが設けられる。かかるロジック国路は、アドレスカクンタCNT1の出力を出頭する母威及びアドレスカウンタCNT1の出力を出頭する母威及びアドレスカウンタCNT1の出力とレジスタの内容から1だけ母はされた何とを比較する母瓜とされる。レジスタにセットでは、レジスタから出力される2とった政のデータは、レジスタから出力される2とった政のデータは、レジスタから出力される2とができる。これによって、上記ロジック国路は、アドレスカウンタCNT1の4カウントロ作物に、歩辺ペルスを形成する。但し、このようにする場合は、国際双子数の均加に接近する名気がある。

上記アドレスカケンタCNT 3 K Lって珍成された相和アドレス合号 cyo ~ cyn-lik、マルナブレクサMPXの包方の入力に供給される。 特に別限されないが、アドレスカウンタCNT1 K Lって形成された相切アドレス信号 cya & cxa & また、マルチブレクサMPXの個方の入力に供信される。

レス切号my0~myn のうち、分足のピット、例 えば八上位ピットmynを除いた相対ナドレス包号 my0~mya-1 は、カラムナドレスデコーダで一 DCBに供信される。相称ナドレス包号mya及び mxnは、メインナンブMAOないしMA3の値作 を関切するためのデコーダDBCに供信される。

この投口例に使うと、マルテプレクサMPXは、メモリのアクセスが開口されてからアドレスカワンタCNT1及びCNT2の出力が初四口にセットされる全での最短時間を考別するととはよって良けられている。すなわち、メモリのアクセスが囚力されたときにおいて、アドレスパッファは一ムDB及びC一ADBから出力される内部福和アドレスの母は、アドレスカウンタCNT1及びCNT2を介するととなく、カラムアドレスデコーダC一DCR及びデコーダDECに供給される。その協及、メモリの及初の口作の凸温化が可認となる。

しかしながら、この名詞句のメモリは、アドレ スカクンタCNT1及びCNT2の出力が直担に

マルナブレタナMPX性、その効作が、タイミ ング発生器はTGから出力されるタイミンダ名号 ompxによって買切される。タイミング包号 Ampx は、メモリの丁クセスの開始的及びメモリのアク セスが開始されたとき、ない以えると、ロクアド レスストロープ目号RAS がハイレベル比迫得さ れているとき及びかかる①母RASがロクレベル **にされたとき、アトレスパッファ丑-ADB及び** C-ADBの出力 ayoないし ayn 及び axn せ 名水 させるレベルにされる。タイミンタ何号 ompx は、 またロクアドレスストローブ自号はASとカラム ナドレスストローブ名号でASとの紅み合せによ ってニブルロ作モードが相示されたとさ、アドレ スカタンタCNT1及びCNT2の出力を追択さ れたレベルにされる。これによって、マルチブレ クサMPXは、福初アドレス自母ayoないしayn 及び axaと cyoないし cya 及び cxaとのうものー 方に対応された福村アドレスの号my0 ない Lmys 及びmェロをその出力粒子に出力する。 マルナプレ クサMPXを介して辺灰的に出力される心材プド

カラムアドレスデコーダC-DCB及びデコーダDBC比較論されても50代する。このように変更されたわ合でも、点初の50代を除く扱の必然的なアクセス近丘は、契負的に耐風されない。それ故に、マルテブレクタMPXは、メモリのより高辺化を可控とする上で登録が有るが、本義別にとって本質的比例でとされるものではない、と思点されたい。

カラムアドレスデコーダC・DCRは、その口作がタイミング発生回はTGから独生されるデータ
「幻氓タイミング信号もしくはカラム母スタイミ
ング信号の以によって同型され、マルケブレクタ
NPXからは恐される内部福和アドレス信号my0
ないしmyn-1をデコードする。これによって、カラムアドレスデコーダC・DCRは、タイミング
信号の以に同期してカラム母スで含む出力する。
カラム母スタイミング信号の以は、口み出しは

カラム辺狭ダイミング留づい」は、Maria Call 作がメモリに指示されているなら、すながちライ トエネイブル包号 WB がハイレベルに 应持されて いるなら、 江も図耳に示されているようにカラム

### 特扇昭 61-170994(7)

アドレスストローブB号 CAS が垃圾にロカレベ **ルにされたときからかかるカラムアドレスストロ** ープ信号CASがハイレベルにされるまでの期間、 及びアドレスカウンタCNT2が歩道されてから カラムブドレスストローブ召号CASによって決 かられるまでの期間ヘイレベルにされる。

カラムスイッテC-SW1、C-SW2は、上 品カラムブドレスプローダC-DCRによって形 **蹴された辺状化号を気け、メモリアレイM-AR** Y1及びメモリアレイM-ARY2における上記 2組の相切データ口を対応する2組の共必相応デ −タCD0、CD1及びCD2。 CD3Kそれぞ 九脳合させる。

デコードDECは、マルテブレクサMPXから 供給される2ピットのアドレス信号 axa 及び aya をデコードすることによって、4つのメインナン ブMAOないしMA3を囚択的に負作させるため の無縁召号を出力する。デコーダ日をCの兵体的 **密路は、メインアンプMA0及び入出力砲路【/** O とともに、低でなる圏にもとづいて即却に側引

ープル個号WEのロタレベルによって行き込み値 作が拍示されているなら、ゲータ入力回答が所定 のタイミングで白作牧回れされる。これによって、 外心粒子Diaに供給されている入力データは、デ 一ヶ入力回口及びメインアンプ内の役益するよう な假号過択回路(紅1圈では老崎されている)を 介して共盗相和データ口CD0~CD3の1つに 伝送される。

タイミング発生国路 T Oは、3 つの外口は口口 学RAS(ロウブドレスストローブ信号)、CAS (カラムアドレスストローブ信号)及びWE(ラ イトイネーブルQ号)を受けて、メモリ臼俗に必 要な上記各位タイミング包号を形成する。また、 タイミング発生国際T Gは、訂述のよう比2ヒッ トのパイナリーカウンタ田GCNT3を含んでい る。このカウンタ回路の計放出力は、 茲際院本出 し臼作におけるカラム辺沢ダイミンダ公分がす。 メインアンプロ作まイミング信号 6ma、及び上記 プドレスカクンタ回路CNT2に快倍される砂道 バルスを形成するために 視用 される。

**される。** 

上民共政相切データ口CD0~CD3は、それ 老れメインアンプMA0~MA3の入力炮子に*随* 含されている。これらのメインナンプMA0~ 以及3は、数で新3因にむづいて序凸に使明する ように、ラッケ四路を含んでいる。とれらのメイ ンTンプMA0~MA3のラッチ出力は、データ 鼠み出しモードにおいてデコータDECにより形 成された母状包号と、カラムアドレスストローブ 母号CASとは同期されて晦彩列的に入出力回路 1/0に含まれる共温のデータ出力自身に伝えり

入出力回応 1 / 0は、脱み出しのためのデータ 出力回路と、お込みのためのデータ入力密路とは より粉皮される。ライトイネーブル旬号 東Eのへ イレベルによって尿み出し効作が指示されている なら、データ出力圏路は、所定のタイミングでは 作状回にされる。これによって、上口メインアン プMA0~MA3の出力は、出力回路によって増 口され、外四粒子 Dout へ透出される。 ライトイネ

然2図には、メモリアレイM−ARY1, セン スアンプSAI、プラテャーツ@然PCI 及びカ ラムスイッチ回路C~SW1.の具体的個路が示さ れている。

まモリアレイM−ABT1は、収放対のデータ 凸Do. DoないしDb. Db. 和数のワード級 WoないしW3Rび口殻のメモリセルMooない しMk3を扱つ。メモリセルM00の19m、各 メモリセルは、スイッチMUSFETQuo とそれ K 町内口以されたMOS タッパシタCM とから口 成されている。

·4チータ烈と、それに交流されるダミーワード **炒DWO及びDW1との間には、ダミーセル** D31ないしD36が役けられている。 チミーセ Nのそれぞれは、疫には似されないが、MOS4 + パシタから心成される。

センスアンプSA1は、歯示のようは、否デー タ凸対化一対一対応をもって设けられた早位回口 USAOないしUSAkと、パクースイッチMO SPBTQ104及びQ105から成る。 各単位

∮.

ç

### 特別四61-170994 (8)

回路は、図示のように、PチャンネルMOSFE TQ102、Q103、及びNチャンネルMOSFE TQ100、Q101から成る入出力共立のCMOS ラッチ回路から成る。

プリテャーツ回答PC1は、収放の単位回答 UPC0ないしUPCkから成り、各単位回答は、 対のデータ口路に透認されたイコライズMOSF ETQ105. 及び各データ型と収取知子Vccとの Mに投獄されたブリテャーツ用MOSPET Q107及びQ100から成る。

カラムスイッテ図路C-SW1は、それぞれカ ラム辺訳信号YO、Yi によってスイッテの分さ れるスイッチMOSPBTQ109ないしQ114 から成る。

かかる国際の節作は、次のようになる。

先ず、メモリがアタセスされていないとき、す たわちロカア Vレスストローブ信号 BASがハイ レベルにされているとき、センスアンプ SAIの 動作調節のためのタイミング G号 spa 及び opaix それぞれロカレベル、ハイレベルにされ、ブリチ

され、31因のロウアドレスデコーダ X-DCR1 が頭作状型にされる。これに応答してワード灯 WoないしW3のうちの1つが過択レベルにされ る。 ケード灯が沿択されることによってメモリセ ルのデータが、これに対応されたデータ凸に与え られる。例えばワード担W 0 が必択されたなら、 メモリセルM00、M10及びMk Oのデータが、 データ想DO、D1及びDはK与えられる。ダミ ーワードロD♥O及びD♥1は、ワードロの追択 ダイミンダと岡期してその一方が母択レベルすな わちゅうレベルにされる。例えば上記のようにワ 一ド四甲0が退択されるなら、それに対応してダ ミーワードロDW0が追択レベル化される。その 超尽、それぞれ対比されたゲータ也、すたわち相 桶データ塔の一方に、ダミーセルによってひ風Q 位が与えられる。特に別限されたいが、砂瓜江位 が、メモリセル比エッてデータ囚比与えられるレ ペル揺却の中間の虹を取るようにするために、及 び兵和国路政政上のばらつきヒよって生ずるメモ り セルのペイパンタ Cm とずミーセルのペイパン

メモリのアクセスが隔泊されたなら、自い設え ろとロウアドレスストローブ信号以及名がロウレ ベルにされたなら、それに同頭して先ずまイミン ダ信号のpcがロウレベルにされ、ブリティーシ回 際PC1が抑迫作状型にされる。ブリテャーシ回 路PC1が抑迫作状型にされた数に、ワード直辺 択まイミンダ信号のx(31回)がハイレベルに

タとの根対的はらつきをできるだけ小さくさせる ために、ダミーセルのキャパシタは、メモリセル のぞれと弘江坊に同じタイズにされ、ダミーター ド辺に与えられるレベル豊心は、追訳タード部に 与えられるそれに対して半分にされる。

タイミンタ公号のpa及びのpaは、ワード四及び のミーワード口が辺沢された説、目い以えると、 タイミンタロ号のx がハイレベルはされた説に、 それぞれハイレベル、ロウレベルにされる。これ によって、センスアンプSA1は臼作用始され、 メモリセルから各データ際に与えられたデータ母 号は灯目される。

カラム退択包号 Y O ないし Y I は、予めロウレベルのお沿沢レベルにされている。ロウアドレスストローブ 日号 B A S がロウレベルにされた低にカラムアドレスストローブ 日号 C A S がロウレベルにされると、それから適当な 湿色 時前の 扱に、タイミング むけっす がハイレベルにされ、カラムアドレスデコーダ C ー D B C ( 紅 1 随 ) の 負 作が 閉泊される。その 海公、カラム 辺穴作号 Y O ない

### 特局図61-170934(9)

しYi のうちの1つがハイレベルの出択レベルに され、カラムスイッテMOSPETがオン状口に される。すなわち、 Q飲の相杭データ口のうちの 2個の相和データ四がカラムスイッテ個路Cー SW1を介して共通根補データ四CD Cたいし CD1 に居合されるようになる。

は3週にけ、データの人力及び出力系の一久裔 例の鹵貨圏が示されている。

代数として示された共通福和データ口CDO。 CDOは、メインアンプMAOの入力如子に符合される。メインアンプMAOは、切む回路AMP、ラッチ回路FF及び出力和択退はSLとから位成

均相回路AMPは、毎に飼配されないが、大きい制力を持つように、2 窓の環境担認された均均 函路101及び204から初減される。これによって、 均色国路AMPは、共温相称データ担でDOと CDOとの間に与えられるデータ母分が充分に大 さいレベルに変化されていないダイミングにおい ても、充分なレベルの保存を出力するようになる。

ナャンネル受け知识MOSFETQ11。Q12 とアティンネル負荷MOSFETQ9。Q10K より記載され、上照登時間にMOSFETQ11。 Q12の共通ソースは、上記一方の器目均口MO SPETQ7。Q8の共通ソースと共力化され、 上記パワースイッチMOSFETQ13Kよりそ の目作の間間が行われる。このMOSFETQ13 のゲートには、メインアンプの目作をイミング個 タグmoが供給される。

上区一方の是口切口回路はおける反匹入力均子としてのNテャンネルMOSFBTQ1のゲートと、口方の要適均口回路における非反吸入力均子としてのNテャンネルMOSFBTQ11のゲートは、上区共設相付データ口CD0 K四合されている。また、上区一方の契凹均で回路における非反匹入力均子としてのNテャンネルMOSFBTQ8のゲートと、切方の空間均口回路における反 低入力均子としてのNテャンネルMOSFBTQ12のゲートは、上区共過福荷データ口CD0 K線合されている。

これに応じて、メモリは、高盛口作が可能となる。 切性回路 1st 及び 20d のそれぞれば、ノイズに 対する瓜匠を低下させるため、全暴負知信回路は 成、すなわち一対の超礼入力知子とともに一対の 相利出力助子を持つが成にされている。これらの 四路のそれぞれば、またそれぞれの利荷を均大さ せるために、カレントミラー負荷を持つ一対の会 凸切口回路から仰点される。

すなわち、初盟均尽回答1stにおいて、それを 和成する一対の私自知口回局のうちの一方は、図 示されているように、Nティンネル無自均のMO SPETQ7、Q8と、そのドレインとではなほ Vec との間に倒けられたPティンネル負容MOS FBTQ5、Q8及び上回紅節均原MOSFBT Q7、Q8の共立ソースと回路の投口で位点との 内に破けられたNティンネル型のパワースイッテ MOSFBTQ13とにより制成される。上記負 阿MOSFBTQ13とにより制成される。上記負 可MOSFBTQ5、Q6は、可以はラー形型に されることによって、アクティブ負債回路を利成 する。上記受的均ら回路の他方は、上記刻似のN

初取差的知识国际 1stの一対の出力包令は、特に国際されないが、国際において点口で囲まれた国際のように、上記到限の国际によって形成された自2 登基協切(日国路 2ndの一対の入力如子に供達される。この第2 登基協切(日国路における各国路の子に、上路初度均(日国路のそれと同様であるので、国际日令とその限切を名のする。

Į

### 特份图 61-170994 (10)

レベルによって均配回路AMPが恐作状態にされ、かつ上区PティンネルMOSPBTQ14,Q15がメフ状態にされているなら、そのときの運動均認回路20dの均原出力型号の殴り込みを行う。ラッチ回路FFは、全た性作タイミング回号をmaのロウレベルによって上配知ば回路AMPが滞泊作状態にされかつ上配PティンネルMOSFBTQ14,Q15がオソ状型にされているなら、それにおけるナンドダート回路G5。G6の包方の入力が宜和電圧Vecのようなハイレベル(数百つ)に強靭されるので、上配取り込んだ協議を保持する。

協作タイミンダ公母 chanks、第1回に示された タイミング発生回路TGから出力される。タイミ ング回路TGの具体的初成は、後で第5個に基づ いて観明される。

上記タッチ回応FFの一対の出力包分は、出力 辺状回路SLCを迫して共通のテータ出力回路 DOBの入力に伝えられる。出力込択回路SLは 2つの出力以取回路SLC1及びSLC2からな

MOSFETQ21、NチャンネルMOSFETQ22及びそれらのMOSFETQ20に使作品圧を供給するアテャンネルMOSFETQ20、NチャンネルMOSFETQ23により初度されている。 出力四項回答SLC2の出力は、上記MOSFE TQ20とQ23がよフ枚回にされると、ハイインピーダンス枚回にされる。

メインアンプはAO Kおける出力追求関係 SLC1及びSLC2の出力均子は、如1値のメインアンプMA1ないしMASKおける出力追求 回答のそれとともは、出力回答DOBの一対の入力均CD5及びCD5 Kそれぞれ共力登録されている。入力はCD5及びCD5は、メインアンプMAOないしMA3の共通の出力ラインを貸取しているとみなされても良い。

以上心成のメインアンプMADは、その頭作が、 タイミング包号 cma 及びデコーダDBCの出力包 号によって四口される。

る。上記ラッテ国路FFを石成するナンドゲート 回路G5の出力信号を受ける一方の出力温泉国路 SIC1は、PチャンネルMOSPETQ17と Nナ・ンネルHOSPETQ18により幻惑され たCMOSィンパータ団ほと、このCMOSイン パータ国国に可以はE Yee 及び国際の経路可位を 供注するためのPチャンネルMOSFBTQl6 とRナマンネルMOSFBTQ19とから貸成さ れている。MOSFETQ16とQ19は、互い **に辺俎の但号によって口口され、そのスイッチ状** 湿が重い比例じんでれる。 歯力忍択感はSLC1 は、それにおけるMOSPETQ16及びQ19 がオン状刻とされたなら、それに応じて負作状態 にされる。逆K、出力囚択回路SLC1は、それ におけるMOSFETQ16とQ19がオフ状図 にされたなら影性作校団にされその出力がヘイイ シビーダンス校型にされる。上記ラッテ国路FF を口むするナンドゲート回口GGの協力収号を受 けるCI方の出力込択国口SLC2は、上国同収な CMOSインパータ回口で切成するアチャンネル

すなわち、メインアンプMAOにおける均穏国 GAMP及びラッテ回覧PP性、歯蓋のように、 動作タイミング旬号 Camによってそれぞれの負作 が飼切される。

出力沿択国海SLCは、デコーダDECの出力 保持によってその貸作が切切される。デコーダD BCは、各メインアンプに一対一対応される早位 国路を持つ。デコーダDBCKおける各草佐図路 は、マルチプレタサMPXから保護される2ピゥ トの相称アドレス包号 四末日 及び 四岁口 の互い化 以なるだみ合せをデコードするように記念される。 **デコーダDECの、メインアンプMA0代対応** される草位固路は、虹5因に示されているように、 それぞれ色レベルのアドレス位号 18011 及び 1171 が供給されるナンドゲート回応G2及びG4から a成される。ナンドゲート回路 G 2 は、 役で説明 する入力及択回路8LC8に対応され、ナンドグ 一ト国内のよび出力辺沢回路8LCに対応される。 なお、デコーダDECのメインアンプMA0K対 応きれる単位国際は、アンドダート回路 G 2, G 6、

### 特丽四61-170994(11)

ノアゲート国路 G 1 及び G 1 かち 記慮されているとみなされて良い。この場合、ナンドゲート国路 G 1 2 は、デコーダ D E C K おける共 込田路を は 成しているとみなされる。 すなわち、ナンドゲート国路 G 1 2 の出力は、メインアンブ M A 1 ない し M A 3 のそれぞれに対応されるノブゲート 国路 G 1 のぞれぞれに供給される。

アンドゲート回応Gもの出力は、アドレス留物 Mym と mym が共Kハイレベルにされているな ち、それに応じてロクレベルの母択レベルにされる。この出力 a 号を形成するノアゲート回路 G 7 の一方の入力に供給される。このノアゲート回路 G 7 の他方の入力には、カラムアドレスストローブ a 分 c か の が で が な される内部 は は の か の か く ミング a 分 a と な で が の か の か く ミング a 分 a と な で け る ナンドゲート 回路 G 1 2 の 出力 B 3 が 供給される。このノアゲート 回路 G 1 2 の 出力 B 3 が 供給される。このノアゲート 回路 G 1 の 出力 は 、 一方において C M O S インパータ 回路 I V 3 に よ

レベルに応答して、相切アドレス包号 BXB 及び
myn にかかわらずに、応出力インビーダンス状
圏にされる。MOSFETQ2 & AUQ2 5 は、
但号DSに対し反びされたレベルの自分DSによ
って、オン状口にされている。使って、ライン
CD5 及びCD 5 は、その両方がいわばりセット

イミングの分良 G 2 及び C 1 K よって設定される
メイミング、 G い 投えると、 感 1 図の センスアン
ア S A 1 及び S A 2 が 箇作されかつカラムスイッ
ア G M で C - S W 1 及び C - S W 2 が 箇作されたた後
の 近 当 な タイミング において ロウレベル K るれる。
M O S F B T Q 2 4 及び Q 2 5 は、 伯号 D S の ロウレベル K ででして オフ 状 固 K される。 保 号 D S に は合された 私 改の 出 力 温 択 国 降 の う ち の 相 似 ア ドレス 個 号 回 X ロ 及び 西 ア エ K 対 応 された 1 つ が ご 作 状 園 K される。 その 追 景、 タイン C D 5 及 び C D 5 及び C D 5 の レベルは、 首作 状 国 K と れ た 出 力 温 択 国

って反馈された上で、出力温沢回路8LのアティンネルMOSFETQ16,Q20のゲートに依 泣される。上記ノナゲート回路G7の出力は、他 方において出力温沢回路SLCのNティンネルM のSPETQ19,Q23のゲートに直梁に供診 される。上記ナンドゲート回路G12の出力DS は、図示したいインバータ回路によって反応され、 グータ出力回路DOBの入力ラインでD5及び CD5に設けられたアティンネルMOSPET Q24,Q25のゲートに供送される。 入力ラインでD5及びCD5のレベルは、次の

ようにされる。

すなわち、デコーダDBCKおける共通回路であるナンドゲート同時Q12の出力DSは、メモリのアクセス関始的及びロクアドレスストローブの号RASKよるメモリのアクセス開始の直接において、タイミング公司BG2及びC1の少なくとも一方のロケレベルによって、ハイレベルにされている。メインアンプMAOないしMASのそれぞれにおける出力忍択国際は、公号DSのハイ

炒によって改定されるようになる。

第1回の入出力回路 I / O におけるデータ出力 回路 D O B は、その具体例がは3回に示されている。

データ出力国際DOBは、特に領殿されないが、 トライステート国際から環底される。

十たかち、データ出力目はDOBは、上記メインアンプNAOを同成するラッチ目はFFと類似のナンドゲート目はGB、GSによりは成されたラッチ国はからなる初日国はを持つ。ラッチ国はは、メインアンプNAOないしMABから入力ラインCD5及びCD6に供達されるデータ組号を取り込む。ラッチ国はは、また、入力ラインCD5及びCD5がリセットレベルにされているなら、以前のデータ信号を投資する。

このファチ回路の出力信号は、それぞれナンド ゲート回路 G 1 0 と C M O S インパー 9 回路 I V S 及びナンドゲート回路 G 1 1 と C M O S インパー P 回路 I V 6 を介してブッシュブル形印のNテャ ンネル出力M O S F B T Q 2 6 及びNテャンネル

### 物局間61-170984 (12)

出力MOSPBTQ2でのゲートに伝えられる。 上記ナンドゲート回路G10,G11の値方の入 力には、頭作タイミング信号DOEは、ロタブドレスス 一ローブ信号RAS、カラムアドレスストローブ 信号CAS及びライトエネイブル倡号WEに応答 され、後で限明するような出力タイミングにおい てハイレベルにされる。

中、タイミング日号DOBがハイレベル(管型 「1°)なら、これに応じてナンドゲート回路 G10,G11が弱かれる。これに応じて、初段 回路から出力されている日号は、これらゲート回路 BG10,G11,CMOSインバーを回路IV5, IV6及び出力MOSFETQ26。Q27を介 して外部型子Doutへ送出される。上記タイミン グ個号DOBが回路の接地ではのようなロウレベルなら、ノブゲート回路G10,G11の出力は 共にハイレベルになる。これに応じてインバーを 回路IV5,IV6の出力は共にロウレベルにされ、出力MOSFETQ26とQ27は共化オフ

込み用のNティンネル伝送ゲートMOSFET Q1及びQ2を持つ。メインアンブMAOは、全た、特に調服されたいが、共汲データ内でDO及びCDOと気が含みVccとの関に使けられたNティンネル負荷MOSFETQ3、Q4を持つ。負荷MOSFETQ3及びQ4は、比較的小さなコンダクタンスを持つようにされる。

上記データ入力回路DIBの出力収号を伝える 伝送ゲートMOSFBTQI,Q2のゲートには、 次のノブゲート回路G1とナンドゲート回路G2 とにより存成されたデコーダDECの出力超級位 号が供路された。ナンドゲート回路G2の入力に は上記同級なアドレス信号 (AND) (DYD) とい では上記同級はアドレス信号 (AND) (DYD) とい では上記同級はなアドレス信号 (AND) (DYD) とい では上記同級はなアドレス信号 (AND) (DYD) (

状切にされる。その母母、出力はハイインピーダンス状態にされる。なお、この異点例に従うと、上記外部出力知子Daut は、破益するデータ入力 国はDIBの入力知子が設合される外部入力知子 Dinに対し放立にされているが、必要なら外部入 力和子Dinと共に1つの共通の外部知子とされて もよい。

データ州力国はDOBとともに対1圏の入出力
団体I/Oを収成するデータ入力国降DIBは、
外部入力却子 Dia K供給された订き込みデータ
信号に応答してそれと同様のひき込み値号と選相
のむき込み値号、すなわち相和のでき込み値号と選和
のむき込み値号、すなわち相和
でひき込み値号、なからに、
のないでDG及びCD6は、
の3個に示されたメインアンブMA1ないしMA3によるれたメインアンブMA1ないしMA3によるまれたメインアンブMA1ないしMA3によるまれたメインアンブMA1ないしMA3によるまれたメインアンブMA1ないしMA3によるまれたよう
に、共通でき込み値である。
メインアンブMA1ないしMA3に示されたよう
に、共通でき込み値である。
スクロークの関係をれての関いるのである。

イトエネイブル仅号甲Eに対し、逆相にされる。 かつ相切プドレス们号 <u>mis</u> 及び <u>mys</u> がメイン **アンプMA0を指示するレベルにされたなら、す** たわち丁ドレス信号 min と myn が共化ハイレ ベルKされたなら、ナンドゲート回路G2の出力 は、それに応じてロウレベルにされる。ノアダー ト国路G1の出力は、カラムアドレスストローブ 留号CASと同様で変化する内部カラム系タイミ ンタ保丹で1がロウレベルにされるとそれに応じ てハイレベルにきれ、伝送ゲートMOSFET Q1,Q2は、ノアゲート図凸G1のハイレベル 出力に応じてオン状質にされる。その簡泉として、 外科人力粒子Diaから供信された口を込み信号が 券面相算データはCD0, CD0に伝えられる。 たお、鼠み出し強作化おいては、飼御信号WYP がロウレベルにされるので、ナンドダート回路 G2の出力は、アドレス保号 MIE 及び myn の 状日にかかわらずにハイレベルRされる。これに より、ノアダート四倍G1の出力がロウレベルに されるため、上記伝送ゲートMOSPETQ1.

متعلق والمراجع المراجع والمتعلق والمتعلق المتعارض والمتعارض والمتعارض

### 背扇过61-170994(18)

Q2はオフ状以れされる。

上記ノアタート回路G1の出力は、CMOSイ ンパーチ回路IVIはより反版されてNティンネ ルNOSFETQ3,Q4のゲートに伝えられる。 したがって、上記なき込み質作以外の時に、とれ らのMOSFETQ3、Q4はオン状態にされ、 共通相右データ数CD0,豆D0k契奴的に一定 のバイアスレベルセ与える。このようたM೧SP ETQ3,Q4のオン牧口によって、宛み出し臼 作労において共通相額データ口CDO, CDOの 信号級奶が投紅的に剱根されるから、メモリセル からの読み出し伯芬に対して髙塩に応答させるこ とがでする。

新も図Kは、タイミング発生国路TGK含まれ ろ2ヒットのバイナサーカウンタの一契葯倒の国 路図が示されている。なお、特に似限されないが、 就記アドレスカクンタCOUNTもこの長丸切田 路と類似の回路によって口戌するととができる。

2ヒットのバイナリーカタンタをG戌する初長 国路FF0は、両國に点点で図玄れた次の各国は

リップフロップの入力であるCMOSインパータ 図路 I V 1 3 の入力に伝えられる。このスレーブ フリップフェッアの出力であるCMOSインパー タ線路IV13のCMOS们号は、CMOSイン パータ国路IV14とPテャンネル伝送グートM OSFEIQ30を介してマスターフリップフロ ップの入力であるCMOSインパータ回貸 I V 1 1 の入力に沿近される。 上記マスターフリップフロ ップの入力であるCMOSインパータ回序IV11 の入力と国路の拉地①佐点との間には、リセット 用のパナャンネルMOSFETQ31が設けられ ている。なお、カタンダFPOを上記プドレスカ ウンタCOUNTとして位用する均合、伝送ゲー トMOSFETQ31を介して入力プドレス保号 が供給される。

上屋伝送ゲートMOSFETQ30とQ32の グートには、ナンドグート回路 G 2 1 の出力信号 が検密される。このナンドダート回路G20の1 つの入力すなわち参数パルスもしくはクロッタ入 力烙子T2mは、上記カラム系タイミング信号

、比より引成されており、リセット入力奴子で1. **参沿ペルス入力が子T2。カワント草作の草む子** T 3 , ヤャリー入力如子T 4 , ヤャリー出力如子 する、及び計改位出力회子で6及びで7を終って いる。CMOSインパータ国路IV11は、その 出力な号が沿立間のCMOSインバータ回路IV 10を介してその入力に口受される。とれにより CMOSインパーダ国路IV11とIV10は、 マスターフリップフロップを開議する。 管に別駁 されたいが、インパータ国際IVIOは、MOS 🦠 FETQ30を介してインパータ園路IV11の 入力に供給される包号レベルが口口されないよう にするために、比較的小さい福互コンダクタンス を持つアチャンネルMOSPBTとNチャンネル MOSFETから口成される。上田恩似のCMO Sインパータ回路IV13とIV12によりスレ ープフリップフェップが日母される。 上記ャスタ ーフリップフロップの出力であるCMOSインパ ータ国際 I V 1 1 の出力包号は、Nタッンネル低 送グートMOSPBTQ32を介してスレープフ

> 〒1が保給され、1つの入力粒子ナなわち位作領 幻幻子で 3 にはロウぶタイミンタ信号R 1 が供給 される。ナンドグート国際G20の取りの1つの 入力幻子ナなわちやゃりレ入力如子T4は、四路 F F O ゲカクンタCNT3の初取回述でみるので □囚び圧∀ecに好しいようなハイレベルに以持さ れる。このキャリー粒子でものハイレペル留舟と スレープアサップフロップの出力信号とは、ナン ドゲート関節日21に鉄捻される。このナンドゲ ート国際 G 2 1 の出力は C M O S インパーク圏 IP IVIB及び出力給子Tもを介して反伝され、次 町の母路FF1のキャリー入力如子へ遊出される。 **国内FFOKおける上比マスターフリッププロク** プの出力は、時は同盟されないが、血列が国のC MOSインパータ回口IV15~IV17を介し て針欧出力として送出される。ナなわち、CMO Sインパーダ国路IV16の出力から反張の計弦 出力するが、CMOSインパータ回路IV17の 出力から奔反反の針弦出力。1が形成される。

次取回路FF1は、上比初以回路FF0と同一

### 海國昭 61-170994(14)

の国路により構成される。ただし、それにおける キャリー入力蛇子には、上田初段国路FF0によ り形成されたヤャリー信号 c a 0 か供給される。

タイミング気生国以T Gは、この2ビットのパイナリーカワンチ国路の計放出力 s 0 , 5 0 及び s 1 , 5 1 の狙み合せにより、前越し、全た私益 するようなは数ニブルモードにおけるメインアンブのタイミング们号 фma , データ想起沢ダイミング保号 b y 寄を別成する。

第5回には、上口タイミング発生回路TGK含まれるメインアンプの歯作タイミング目号 が四m とデータ辺沢タイミング目号のy を形成するタイミング発生回路の回路回が示されている。

上記マク系のタイミング付号 RG 2 と 8 4 図 化 示したパイナリーカクンタ C N T 3 化よって 形成 された計位出力信号 0 0 1 1 とは、ナンドゲー ト 図路 G 2 2 の入力に収拾される。このナンドゲー ト 図路 G 2 2 の出力は、簡配行き込み収号 W Y ア とともにノアゲート 図路 G 2 5 に入力される。 ノナゲート 図路 G 2 5 の出力は、 収収 の 単続ほ

応じてタイミンダ信号 øcr (国示しない) がへ イレベルにされる。ロウブドレスペッファRーA DBは、タイミング信号 Ocr がハイレベルにさ れると、それは応じて、外部釦子から供給されて いるロウアドレス位号を改り込む。上記アドレス 個号のうわ、以上位ピットのアドレス保号 <u>axa</u> は、蔚滋のように、アドレスカウンタCOUNT に含まれる2ピットのパイナリーアドレスカウン。 ダCNT1比初四匹として取り込まれる。ロウァ ドレスデコーダR-DCR1,R-DCR2は、 上出ロウプドレスパッファR-ADBに取り込ま れたブドレス個号のうちの取りのブドレス個号 ax0 ~ axB-1 とワード環境状タイミング目号 øy と比応答してメモリアレイM−ARY1,M - AAY2におけるワード您とダミーワード但の **恐択迫作な行う。次に、タイミング収号 φρa 及** びるり& が弱生されることによってセンスアンブ SAが凸作状母にされ、メモリセルからの何み出 されたデータ保号が均づされる(図示せず)。 セ ンスナンブの臼作タイミングに同期してロウ茶の

院された辺延回時としてのCMOSインパータ園 略IV23~IV26に供給される。これに取じ て、カラム辺根タイミング信号をyに対して改造 にタイミング閉点されたメインアンプの資料タイ ミング信号をma がCMOSインパータ回口IV 26から出力される。

次化、窓6塁に示したタイミング選を参照して、 凹作の収み出し窓介の一例を限引する。

ロウアドレスストローブ包号RASが26図人 に示されたようにロクレベルにされると、それに

タイミング自号RG2はハイレベルに立ち上がる。 なお、上述は4回に示した2ビットのパイナリーカウンタCNT3に贷約される旬号瓦3は、下 めのチップ和国視測圏におけるロウエドレス自分 RASのハイレベルに応答してハイレベルにされている。従って、カウンタCNT3はチップが国 規測団において、予めりセット軟団にされ、その けな出力。日と81はともにロウレベル(したがって、10と01はハイレベル)にされている。

及は、カラムアドレスストローブ们号でAsがロケレベルにされると、それに応じてタイミング個号 Occ (国示しない)がハイレベルにされ、上田外町近子から假治されたカラムアドレス配号が、カラムアドレスペッファで一人DBに取り込まれる。肉盆のように、タイミング倡号 Occ は、アドレスカウンタでOUNでの初期紅砂定に口配号とされると、ロケアドレスペッファなーADBから出るれているアドレスペッファで一人DBから出力されるア

### 特開昭 61-170994(15)

ドレス循号  $\frac{3 \times 0}{2} \sim \frac{3 \times 0}{2}$  は、アドレスカウンタ  $\frac{3 \times 0}{2}$  この以れてに初期値として保持される。

マルチブレタすMPXの動作制御のためのよイミング信号をmpx (図示したい) は、前述のよう にカラムアドレスストローブ信号 CAS の単初のロウレベルへの変化に応答されずに、ロウレベルに設持される。タイミング信号をmpxがロウレベルにされていることによって、カラムアドレスペッファ CーADBに取り込まれたアドレス信号 ayo ~ ayn 及びロウアドレスパッファ RーADBに取り込まれたアドレス信号 axn は、マルナブレクサMPXを介してカラムアドレスデコーダCーDCR及びメインアンブのデコーダDECに供款される。

データ線選択タイミング信号をす及びメインア ンプの動作メイミング信号をma は、前述の遠路 (第5回) によって、同期してハイレベルにされ

すなわち、カラムアドレスストローブ信号CAS がロクレベルにされた後に乗初に形成されるタイ

十なわち、そめアドレスパッファ及一ADB及 びC~ADBに取り込まれたアドレス信号 axm と ayo がハイレベルなら、メインアンプMAO の出力が次のようにして最初に選択される。すな わち、タイミング信号DS(図示せず)は、ロタ 系タイミング信号C 1 の最初のハイレベル期間 (ロウナドレスストローブ信号 C A S が最初にロ クレベル化された期間 ( ) 比おいて、上記ロウ系 のテイミンダ信号RG2が発生された猿にロウレ ベルヒされる。ダイミンダ信号DSがロウレベル 化されることにより、第3図のノブゲート図路 G1の出力がハイレベルドでれ、NチャンネルM OSFETQ19,Q232CMOSAVA-# 回路IV3比より反振されたハイレベルによりP チャンネルMOSFETQ16,Q20が共化オ ン状態にをれる。これに応じてラッチ国路FFの 出力がデータ出力国際DOBに入力ラインCD5 及びCDSに供給され、最初のデータ信号DOが タイミング信号DOBに従って外部場子 Dont へ 遊出される。

ミング信号 pima は、上記パイナリーカウンタ CNT3が上間のようにリセットされているから。 上窓ロウ茶のよイミング信号LG2のハイレベル 比同期してハイレベルにされる。データ般退択タ イミング信号すりは、上記パイナリーカウンチの 計数出力30,81がいずれもロタレベルにされ ているから、上記第5因に示した回路により、上 記录初のよイミンタ信号 ∮四a K同葉して発生さ せられる。上記タイミング信号チャ により、カラ ムスイッチ回路CーSW1及びCーSW2が動作 され、メモリセルから読み出されたデータ信号が 共通相補データ銀CD0 たいしCD3K与気られ ろ。タイミング信号 ýma により4個のメインブ ンプMA0~MA3が一斉に動作状態にされる。 ナなわち共通根補データ級C D 0 , C D 0 ∼CD3, CD3 比別れたメモリセルからの購入出しデータ 信号が増催される。

メインアンプMAQ~MA3によって増幅されたデータ信号は次のようにして外得端子Doutへ 転送される。

なに、カラムアドレスストロープ信号CASが ハイレベルにされると、これに応じて内部信号 Clが集る機Cに示されたようにロウレベルに宏 化される。したかって、第4因に示したペイナリ ーカクンオCNT3K供給される鼠転の内部信号 で1はハイレベルとなり、これに応じてNチャン ネルMOSFBTQ33がオフ状態にされ、Nチ ャンネルMOSPETQ3gがオン状態にされる。 とれにより、スレーブ嬢の出力値号がCMOSA ンパータ回路IV14Kよって反転されてマスチ ー個に滑湿される。その結果、計数出力 5 0 がハ イレベルに変化される。このような計数動作によ る出力 s 0 の変化によって、上記メインアンブの 静作ダイミング省号 fma とデータ磁温択まりミ ング信号もタッはロウレベルにされる。 これにより メイン丁ンブMAC~MA3は非動作状態にされ、 カラムスイップ回路C-SW1及びC-SW2は オフ状ぽにされる。しかしながら、メインアンプ MA0~MA3に含まれるラッチ国路PFは、そ れぞれにおけるアチャンネルMOSPETQ14.

e and e a a great to be the angle of a beginning a boundaries of some the appears beginning

1.

特局間 61-170994(16)

Q15年が上記タイミング任号もms のロタレベルによってオン状態化されるので、上記取り込んだ記憶切象優得している。

この突縮例に従うと、前述のように、ロクアドレスストローブ信号RASがロウレベルの状図で、カラムアドレスストローブ信号CASがハイレベルにそれでし、マルチードとみなして、マルチブレクサMPXを自動的KTドレスカウンダCOUNTUK切り扱えるように引放される。マルチブレクサMPXの凹作信仰のためのタイミング信号がmpxは、ロウアドレスストコーブ信号RASのハイレベルによりリセットされ、上記のような外でできる。なお、このような内部自己によって形成では、上記マルチブレクサMPXの切り致えに対応が外がの供給する所定の関切保号により行われるようにされてもよい。

アドレスカウンタCNT1は、内部包号Clが ロウレベルにされると、それに応じてその内容が 参迎される。すなわち、アドレス旬号cynとcxa に決って出力

以下同級にして、カラムアドレスストロープ信号でASに同期して、英族的にデータの高盛飲み出しを行うことができる。

たお、ロクアドレスストローブ信号RASをハ イレベルにすることによって、全ての回路がりゃ

囚択国路が関いされ、上記ラッテ国路FFに保持された4ビットのデータ日号DO一DSが退飲的に取み出される。このような団作は、突然的に従
なのコプルモードと同様である。

バイナリーカウンタの計放出力。0と51が共 にハイレベルにされる節もピット目のデータ相号 D3を出力させるときに、アドレス相号 cyo へ cyn-1を形成するソドレスカウンタCNT2は、 肉辺のように、カウンタCNT3の出力。0と51 の同時のハイレベルに応答して1だけ歩送される。 それとともに、データ応辺根タイミング信号がソ は、飲る個目に示されたように併びハイレベルに される。これに応じてカラムアドレスデコーダC ーDCRがタイミング信号が1に同期して次のカ ラムアドレスツェナ1の辺沢公号を形成するので、 カラムスイッチの切り抑えが行われる。

次に、第6回Cに示された朔悶3の役にカラム ナドレスストローブの号CASが得びハイレベル に空化されると、バイナリーカウンタCNT3の 針は出力が再び初期性にされる。これに応じてメ

ットされる。したがって、1 ピットの単位でデーチの成み出しを行う知合、1 ピットのデータ保守を成み出した数に、ロタアドレスストローブ信号 RASとカラムアドレスストローブ信号 CASがベイレベルにされればよい。

窓1回には、むさ込みΩ作の一例のタイミング 図が示されている。

おき込み口作においては、ライトイネーブル包号で至のロウレベルによって、内部側口包号刊YPがハイレベルにされる。したがって、むき込み道作の時には、データ口型沢ダイミング留号のよが発生され、メインアンブの口作ダイミング国母のエス・リングの口では、第3回にアレスストローブのDIBの入力にカラムアドレスストローブのDIBの入力にカラムアドレスストローブの登で入る。それと同期して上世区み出し血作の過去って切りに形成された伝送アンシックの出力によって切りなかしている。

### 特開昭 61-170994 (17)

春き込み動作を行うことができる。この場合には、 4 ビット哲にカラムアドレスの切り換えを行うも のであるが、書き込み動作にあっては、ブルスイ ング(5 Vと0V)の書き込み信号を共通相補デ ータ繰りカラムスイッチMOSPET及びデータ 袋を通してメモリセルに伝えるものであるので、 傷めて高温に書き込みを行うことができる。した がって、カラム切り換え動作を予め行うことなく。 上記のような連続的な書き込み動作を読み出し動 作と同じ動作サイクルで行うことができる。

なお、第7個に示したタイミンダ四においては、 ロウ系のタイミング信号RAS等は前記第6額と 同様であるので、名略されている。

#### [効果]

(1) バラレルに観み出した信号をラッチ回路に保 持させておいて、それをアドレスストローブ信号 に同期させてシリアルに送出させるとさ、保持情 親の全ピットをシリアルに出力させる前に内部に 設けたカウンタ国路により形成したタイミング信 号によりカラムアドレス信号の鉄進船作と、デー

リアレイに分割するものの他、4分割して各マッ と毎に前記のような者を込み/読み出し動作を実 現する入出力回路を設けるものであってもよい。 また、上記袋数ピットは、4ピットの他8対の共 透相補データ線に対して8対の入出力回路を放け て、8ピットづつのデータを連続的化学を込み又 読み出すようにするもの等であってもよい。

更に、カラムデコーダに供給するアドレス信号 は全て外部端子から供給するものであってもよい。 例えば、第5回に示したタイミング図において、 4ビット目のデータ読み出しのためのカラムアド レスストローブ信号でAS(3) に同期して、外 鄙から次に選択すべきデータ線を指示するブドレ ス信号を供給するものであってもよい。 この場合 κは、 任意の丁 ドレス指定によって連続的なニブ ルモードを行わせることができる。

**また、各国路の具体的回路は截点の実施形態を** 取ることができるものである。

### [利用分野]

この発明は、ダイナミック型RAMK広く利用

≠繰の退択動作の切り換えを行うことによって、 高速に連続的なニブル説み出し動作を実現できる という効果が得られる。

(3) 上記選続的な親み出し動作は、内蔵のカウン タビよってタイミング信号及びブドレス信号を形 成するものであるので、外部からは初期アドレス 信号とクロックとしてのオラムアドレスストロー ソ信号を供給するのみで良いから、極めて簡便に 高速の連続跳み出しを行うことができるという効 景が得られる。

(3) 上紀(1),(2)により、1つのワード級に設けら れたメモリセルの全ての既み出し動作を簡単に、 かつ高遠に行りことができるから、画像処理用の 海呆データの記憶薬艦に進したダイナミック意及 人Nを得ることができるという効果が得られる。

以上本発明者によってなされた発明を実施例に 基づき具体的化観明したが、この発明は上記実施 例に限定されるものではなく、その要旨を追踪し ない範囲で親々変更可能であることはいうまでも ない。何えば、メモリアレイは、上記2つのメモ

できるものである。

### 関軍の指革な世界

第1個は、この発明の一実施例を示す内部構成 プロック図。

第2回は、センスアンプ,ブリチャーツ目格, メモリアレイ及びカラムスイッテ国路の具体的国

第3団は、メインアンプ及び入出力回路の具体 的な歯器感、

第4回は、カウンタの包路圏、

第 5 固は、メイミング発生国路の一部の恩路の


第6回及び第7回は、第1回の失進機の動作を 説明するためのタイミング因である。


M-ARY1, M-ARY2..., x = 1 TV1. SA1,8A2…センスアンプ、R一ADB…# カプドレスパッファ、CーSW1,CーSW2… カラムスイッチ、CIADB… カラムアドレスパ ッファ、R-DCR1,R-DCR2…ロウデコ ーメ、C-DCR…カラムデコーメ、DEC…デ

## 特開昭 61-170994(18)

コード、COUNT…アドレスカウンタ、MAO
~MA3…メインアンプ、TG…タイミング発生 図路、I/O…入出力回路、FF…タッチ回路、 DOB…データ出力回路、DIB…データ入力回 路。


化蛋太 非活生 小川 勝 死







### 特開昭 61-170994 (19)


#### 维 2 🗵





### 孙荫昭 61-170994(20)






X

ഗ

#### Mar 7 双



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

### BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.